隨著計算單元處理的數據量呈指數級增長，數據傳輸已成為制約系統性能提升的關鍵因素。在復雜系統級芯片（SoC）和多裸片架構中，尤其是人工智能相關芯片領域，片上網絡（NoC）的設計與管理正面臨前所未有的挑戰。這些網絡架構不僅需要支持緩存一致性或非一致性，還需集成多種輸入輸出接口，并在系統全生命周期內持續優化。
Arteris產品營銷副總裁Andy Nightingale指出，訓練與推理任務不僅大幅增加了數據量，更使數據傳輸成為系統性能的瓶頸。盡管算力增長已超越摩爾定律，但數據流轉擁堵和傳輸能效問題卻日益凸顯，直接影響了算力的有效利用。他強調，芯片架構師在設計NoC時，需從數據流量和緩存一致性兩大維度出發，明確不同場景下的需求，例如誰需要一致性能力、哪些節點會產生突發流量等。
在NoC架構選型方面，緩存一致性成為首要考量因素。ChipAgents首席執行官William Wang表示，面向共享內存CPU集群的場景，一致性NoC是必然選擇；而對于NPU和硬件加速器等吞吐優先的場景，非一致性NoC則更為合適。NoC架構類型多樣，包括全緩存一致性、末級緩存一致性、I/O一致性以及純非一致性架構，每種架構都有其適用的場景和優缺點。
相比非一致性網絡，一致性網絡的設計成本和功耗開銷通常更高。Baya Systems首席解決方案架構師Kent Orthner介紹，行業主流做法是為高性能CPU搭建一致性互聯域，同時盡量縮小一致性架構的覆蓋范圍。例如，在內存、CPU和AI加速器之間保留一致性通路，系統其余部分則采用簡單的讀寫協議。這種設計既保證了關鍵路徑的性能，又降低了整體功耗和復雜度。
隨著數據流轉復雜度的飆升，商用NoC IP方案逐漸成為行業主流。Synopsys戰略項目與系統解決方案執行董事Frank Schirrmeister表示，IP廠商通過提供可配置的模塊化NoC IP，幫助用戶快速搭建符合需求的網絡架構。用戶只需定義流量源數量和類型，工具即可自動完成緩存、TLB等組件的例化和網絡搭建。對于非一致性部分，工具會結合版圖布局評估時序和模塊位置，確保設計的可實現性。
在超大規模芯片設計中，模塊布局規劃和數據通路布線的難度極大。Schirrmeister解釋，如今動輒數十億門級的芯片，其架構挑戰不僅在于邏輯設計，更在于物理實現。商用NoC IP方案通過模塊化和自動化設計，顯著降低了設計復雜度，提高了開發效率。緩存一致性的設計難度遠高于I/O一致性，尤其是在多核CPU共享內存的場景下，需確保所有處理器看到的數據緩存視圖完全一致。
多裸片封裝架構對NoC設計提出了更高要求。Cadence芯粒與IP解決方案資深產品營銷總監Mick Posner介紹，物理AI芯粒平臺通常由系統芯粒、CPU芯粒和AI加速器芯粒組成。系統芯粒需同時具備一致性和非一致性接口，以實現與CPU和AI加速器的高效互聯。這種架構必須部署多套獨立NoC，其中一致性NoC的硬件開銷遠高于非一致性網絡，不同網絡之間默認采用非一致性鏈路。
在多裸片架構下，數據流轉調度對網絡可編程性和系統拓撲自發現能力提出了更高要求。Baya的Orthner表示，NoC需幫助封裝內各芯粒實現相互識別和拓撲發現。系統上電后，管理控制單元會自動分配流量路由規則，并根據拓撲位置重新配置網絡路由，確保不同芯?？稍L問同一目標地址時走不同最優通路。這種設計顯著提高了系統的靈活性和可擴展性。
面向功耗、性能和面積（PPA）的架構優化是多NoC設計的核心目標。Cadence的Posner認為，頂層應部署兩套主干NoC連接所有子系統，下層再部署本地化NoC或專用網絡。例如，低帶寬外設和高帶寬高速外設可分別采用獨立網絡，以實現針對性的PPA優化。AI賦能的EDA技術正在輔助設計者進行PPA權衡，從規格定義到流片全程優化設計質量。
隨著芯片復雜度持續攀升，統一NoC解決方案逐漸成為行業趨勢。Baya的Orthner解釋，統一NoC并非將所有數據流量匯聚到單一網絡，而是通過一套頂層設計統一規劃路由器、邏輯通路和布線資源，同時保留各子網絡的獨立性。這種設計可在邏輯上隔離一致性與非一致性流量，共享底層布線資源，實現面積與成本的最優。統一NoC軟件平臺通過一次工具運行即可并行管理多套異構網絡，顯著提高了設計效率。
從數據中心視角審視NoC設計，需建立自上而下的層級化視圖。Baya Systems首席解決方案架構師Saurabh Gayen表示，數據中心可視為一臺超級計算機，需先理清機架組織方式和流量流轉邏輯，再逐層下沉到封裝和芯粒層級。行業需要更高集成度、高密度的緊耦合層級架構，而非零散堆砌獨立網絡。這種設計理念同樣適用于封裝與芯粒內部架構，需堅持自上而下規劃，區分內部NoC與裸片間互聯NoC的設計差異。
